跳到正文
← DeepDive 实验室与建设者 ·
← DeepDiveUNIVLAB · C02 · 2026 · AUG 17
DEEPDIVE / [UNIV LAB] · STANFORD SCALING INTELLIGENCE
v1 · 2026 · AUG 17
LAB PROFILE AI芯片设计 / 递归自我改进 STANFORD, CA

Scaling Intelligence Lab
闭合AI自我改进的回路

Azalia Mirhoseini 在 Google Brain 用强化学习教会 AI 设计芯片,芯片又训练出更强的 AI——她把这个闭环带到了斯坦福,目标是研究递归自我改进本身是否可行。

类型 / TYPE
大学研究实验室
领域 / FOCUS
AI 芯片设计 / 递归自我改进
总部 / HQ
Stanford, CA, USA
成立 / FOUNDED
2023(Mirhoseini 加入 Stanford)
规模 / TEAM
融资 / FUNDING
校内资助(未公开金额)
状态 / STATUS
活跃 · AlphaChip 已用于 Google TPU 生产
最后核实 / VERIFIED
2026-08-17
§ 01 / 是什么

两条历史贡献,指向同一个问题

Azalia Mirhoseini 在加入斯坦福之前,已在 Google Brain 完成两项影响深远的工作:一是用深度强化学习解决芯片布局规划(Chip Floorplanning)问题——2021 年,她带领团队在 Nature 发表论文,证明 AI 能在 6 小时内生成功耗、性能、面积三项指标全面优于或持平人类工程师的芯片布局方案,而顶级芯片设计师完成同样的工作通常需要数周甚至数月;二是参与了混合专家模型(Mixture-of-Experts,MoE)架构的早期研究。

这项芯片设计方法被命名为 AlphaChip,直接用于 Google 多代 TPU 和数据中心 CPU 的设计生产,是一个从论文走向工业生产线的罕见案例。而 MoE——即推理时只激活模型一部分"专家"子网络以降低计算成本——如今是 GPT-4、Gemini、Mistral、DeepSeek、Llama 3 等几乎所有前沿大模型的底层架构。

2023 年,Mirhoseini 加入斯坦福计算机系,创立 Scaling Intelligence Lab。实验室的核心命题比 AlphaChip 更宏大:AI 设计更好的芯片,芯片训练更强的 AI;更强的 AI 设计更好的算法,算法又训练更强的 AI——这个闭环一旦加速,理论上可以带来超线性的能力增长。这就是"递归自我改进"(Recursive Self-Improvement),实验室的使命是研究这个闭环的可行性,以及它的安全含义。

2024 年,Mirhoseini 联合创立了 Ricursive Intelligence(有意拼写为 Ricursive 而非 Recursive),专注于"用 AI 设计训练 AI 的芯片"这一闭环,但公司定位是前沿研究实验室而非商业产品公司——学者没有把学术成果商业化,而是把公司的方向设定为推进仍然开放的科学前沿。

§ 02 / 关键事实

6 小时,以及三条研究线

AlphaChip 的技术路线:将芯片布局规划建模为序列决策问题,Agent 每次放置一个功能单元(宏单元),目标是最小化走线拥塞与功耗;用基于边的图卷积网络(Edge-based GCN)表征芯片网表,捕捉功能单元之间的电气连接关系;再通过迁移学习,让一块芯片上训练出的策略无需从零开始就能用于新的芯片设计。2024 年,Nature 发表了一篇更正文章(Addendum),澄清了原论文的实验条件描述,回应了学界对实验公平性的质疑——核心结论未被推翻,但这场争议本身说明"AI for Chip Design"已进入足够严肃的同行评审视野。

Scaling Intelligence Lab 目前的研究沿三条线展开:一是 AI for Hardware Design,从芯片布局扩展到电路合成、功耗与时序优化、良率预测,目标是覆盖从 RTL 到 GDSII 的全流程;二是 Scalable AI Systems,研究模型在不同规模下的行为规律(Scaling Laws)、探索 MoE 的下一代架构形态,并研究 AI 系统在自主改进自身时如何保持可控;三是 AI-Driven Scientific Discovery,将同样的"设计空间搜索"方法论延伸到材料发现、蛋白质工程与药物设计。

MoE 方面,Mirhoseini 团队在 Google Brain 时期的早期工作,为今天几乎所有前沿大模型的默认架构选择奠定了基础——在相同的推理成本下,MoE 模型可以拥有比稠密模型大数倍的参数量,这是当前 LLM 规模化竞赛的核心使能技术之一。

§ 03 / 张力与判断

回路成立,但周期以年计

"AI 设计训练更强 AI 的芯片"这个回路在原理上成立,但每一个环节都有巨大摩擦:芯片设计周期以年计,算法改进需要重新训练验证,真正的快速递归需要把每个环节的周期都压缩一到两个数量级——这不是渐进优化能解决的问题。AlphaChip 本身的局限也值得注意:它主要处理宏单元布局(Macro Placement),而完整的芯片物理设计流程还包括标准单元布局、布线、时序收敛,这些步骤目前仍主要依赖传统 EDA 工具。

Scaling Intelligence Lab 的独特之处,是同时持有两张牌:AlphaChip(AI 设计硬件)和 MoE 早期工作(AI 训练架构优化)——这两张牌合在一起,正好覆盖了递归自我改进回路的两个关键节点,Mirhoseini 可能是今天学术界中少数真正在尝试闭合这个回路的研究者。而将研究外化为 Ricursive Intelligence 这样一家公司(即使定位为研究实验室),也说明她在为这条技术路线寻找商业化路径——EDA 是一个数十亿美元、长期被 Synopsys、Cadence 两家垄断的行业,颠覆窗口是开放的。

递归自我改进的可行性问题,本身也是 AI 安全的核心命题之一:如果 AI 能实质性加速自身能力的提升,人类对 AI 发展速度的控制就会面临根本性挑战。这个实验室的价值,不在于它已经证明了什么,而在于它是为数不多同时探索这个能力边界、并认真思考其安全含义的团队。

Scaling Intelligence Lab 问的是最难的问题:当 AI 开始设计训练它自己的基础设施,递归加速从哪里开始,又能跑多快。AlphaChip 证明了硬件这一环是可行的,MoE 的普及证明了架构这一环也已经发生——真正悬而未决的,不是这条闭环的方向对不对,而是它完整跑一圈需要多少年。在芯片设计仍以年为周期的今天,这个答案可能比乐观的叙事更慢。

来源 / SOURCES
← 全部实验室索引 · DeepDive 首页

更新记录

首次发布 2026-08-17